Depletion-Load-NMOS-Logik



Alles Wissen, das die Menschen im Laufe der Jahrhunderte über Depletion-Load-NMOS-Logik angesammelt haben, ist jetzt im Internet verfügbar, und wir haben es für Sie auf möglichst zugängliche Weise zusammengestellt und geordnet. Wir möchten, dass Sie schnell und effizient auf alles zugreifen können, was Sie über Depletion-Load-NMOS-Logik wissen möchten, dass Ihre Erfahrung angenehm ist und dass Sie das Gefühl haben, wirklich die Informationen über Depletion-Load-NMOS-Logik gefunden zu haben, nach denen Sie gesucht haben.

Um unsere Ziele zu erreichen, haben wir uns nicht nur bemüht, die aktuellsten, verständlichsten und wahrheitsgetreuesten Informationen über Depletion-Load-NMOS-Logik zu erhalten, sondern wir haben auch dafür gesorgt, dass das Design, die Lesbarkeit, die Ladegeschwindigkeit und die Benutzerfreundlichkeit der Seite so angenehm wie möglich sind, damit Sie sich auf das Wesentliche konzentrieren können, nämlich alle verfügbaren Daten und Informationen über Depletion-Load-NMOS-Logik zu kennen, ohne sich um irgendetwas anderes kümmern zu müssen, das haben wir bereits für Sie erledigt. Wir hoffen, dass wir unser Ziel erreicht haben und dass Sie die gewünschten Informationen über Depletion-Load-NMOS-Logik gefunden haben. Wir heißen Sie also willkommen und ermutigen Sie, die Erfahrung der Nutzung von scientiade.com weiterhin zu genießen.

In integrierten Schaltkreisen ist das Verarmungslast-NMOS eine Form der digitalen Logikfamilie , die nur eine einzige Versorgungsspannung verwendet, im Gegensatz zu früheren nMOS - Logikfamilien (n-Typ -Metalloxidhalbleiter ), die mehr als eine unterschiedliche Versorgungsspannung benötigten. Obwohl die Herstellung dieser integrierten Schaltkreise zusätzliche Verarbeitungsschritte erforderte, machten eine verbesserte Schaltgeschwindigkeit und der Wegfall der zusätzlichen Stromversorgung diese Logikfamilie zur bevorzugten Wahl für viele Mikroprozessoren und andere Logikelemente.

Einige nMOS-Designs mit Verarmungslast werden immer noch hergestellt, typischerweise parallel zu neueren CMOS- Gegenstücken. Ein Beispiel hierfür ist der Z84015 und der Z84C15.

N-Typ- MOSFETs im Depletion-Modus als Lasttransistoren ermöglichen den Betrieb mit einer Spannung und erreichen eine höhere Geschwindigkeit als mit reinen Enhancement-Load-Bauelementen möglich. Dies liegt teilweise daran, dass die MOSFETs im Verarmungsmodus eine bessere Annäherung an die Stromquelle darstellen können als der einfachere Transistor im Anreicherungsmodus, insbesondere wenn keine zusätzliche Spannung verfügbar ist (einer der Gründe, warum frühe pMOS- und nMOS-Chips mehrere Spannungen erforderten).

Die Einbeziehung von n-MOS-Transistoren im Verarmungsmodus in den Herstellungsprozess erforderte zusätzliche Herstellungsschritte im Vergleich zu den einfacheren Anreicherungslastschaltungen; Dies liegt daran, dass Verarmungslastvorrichtungen durch Erhöhen der Dotierstoffmenge im Kanalbereich der Lasttransistoren gebildet werden, um ihre Schwellenspannung einzustellen . Dies wird normalerweise durch Ionenimplantation durchgeführt .

Geschichte und Hintergrund

Nach der Erfindung des MOSFET von Mohamed Atalla und Dawon Kahng bei Bell Labs 1959, zeigten sie MOSFET - Technologie in 1960. Sie hergestellt beide pMOS und nMOS - Geräte mit 20   & mgr; m - Prozess . Die nMOS-Vorrichtungen waren jedoch unpraktisch, und nur der pMOS-Typ waren praktische Arbeitsvorrichtungen.

1965 stellten Chih-Tang Sah , Otto Leistiko und AS Grove von Fairchild Semiconductor mehrere NMOS-Bauelemente mit Kanallängen zwischen 8   µm und 65   µm her. Dale L. Critchlow und Robert H. Dennard von IBM stellten in den 1960er Jahren auch NMOS-Geräte her. Das erste IBM NMOS-Produkt war ein Speicherchip mit 1- kb- Daten und einer Zugriffszeit von 50 bis 100 ns , der Anfang der 1970er Jahre in großem Maßstab hergestellt wurde. Dies führte dazu, dass der MOS- Halbleiterspeicher in den 1970er Jahren frühere bipolare und Ferritkern- Speichertechnologien ersetzte .  

Siliziumtor

In den späten 1960er Jahren waren Bipolartransistoren schneller als damals verwendete (p-Kanal-) MOS-Transistoren und zuverlässiger, verbrauchten jedoch auch viel mehr Strom , benötigten mehr Fläche und erforderten einen komplizierteren Herstellungsprozess. MOS-ICs wurden als interessant, aber nicht ausreichend angesehen, um die schnellen bipolaren Schaltungen in anderen Nischenmärkten wie Anwendungen mit geringem Stromverbrauch zu ersetzen . Einer der Gründe für die niedrige Geschwindigkeit war, dass MOS-Transistoren Gates aus Aluminium hatten, was unter Verwendung der damaligen Herstellungsverfahren zu beträchtlichen parasitären Kapazitäten führte . Die Einführung von Transistoren mit Gates aus polykristallinem Silizium (das von Mitte der 1970er bis Anfang der 2000er Jahre zum De-facto- Standard wurde ) war ein wichtiger erster Schritt, um dieses Handicap zu verringern. Dieser neue selbstausgerichtete Silizium-Gate- Transistor wurde Anfang 1968 von Federico Faggin bei Fairchild Semiconductor eingeführt . Es war eine Verfeinerung (und die erste funktionierende Umsetzung) von Ideen und Arbeiten von John C. Sarace, Tom Klein und Robert W. Bower (um 196667) für einen Transistor mit niedrigeren parasitären Kapazitäten, der als Teil eines IC hergestellt werden konnte (und nicht nur als diskrete Komponente ). Dieser neue pMOS-Transistortyp war 3- bis 5-mal so schnell (pro Watt) wie der Aluminium-Gate-pMOS-Transistor, benötigte weniger Fläche, hatte eine viel geringere Leckage und eine höhere Zuverlässigkeit. Im selben Jahr Faggin auch die erste IC unter Verwendung des neuen Transistortyp, der eingebaute Fairchild 3708 (8-Bit - Analog - Multiplexer mit Decoder ), die eine wesentlich verbesserte Leistung gegenüber seinem Gegenstück Metall-Gate gezeigt. In weniger als 10 Jahren ersetzte der Silizium-Gate-MOS-Transistor bipolare Schaltungen als Hauptvehikel für komplexe digitale ICs.

nMOS und Back-Gate-Vorspannung

Mit pMOS sind einige Nachteile verbunden: Die Elektronenlöcher , die die Ladungsträger (Stromträger) in pMOS-Transistoren sind, haben eine geringere Mobilität als die Elektronen , die die Ladungsträger in nMOS-Transistoren sind (ein Verhältnis von ungefähr 2,5), außerdem tun dies pMOS-Schaltungen Nicht einfach mit positiver Niederspannungslogik wie DTL-Logik und TTL-Logik (7400-Serie) zu verbinden. Jedoch sind pMOS - Transistoren relativ einfach zu machen und wurden daher zuerst entwickelt - ionische Kontamination des Gateoxids von Ätzchemikalien und andere Quellen können (die sehr leicht verhindern Elektronenbasis) nMOS - Transistoren vom Abschalten, während der Effekt in (die Elektronen- Loch basiert) pMOS - Transistoren ist viel weniger streng. Die Herstellung von nMOS-Transistoren muss daher um ein Vielfaches sauberer sein als die bipolare Verarbeitung, um Arbeitsvorrichtungen herzustellen.

Frühe Arbeiten zur nMOS- IC-Technologie ( Integrated Circuit ) wurden 1969 in einem kurzen IBM- Artikel auf der ISSCC vorgestellt . Anschließend begann Hewlett-Packard mit der Entwicklung der nMOS-IC-Technologie, um die vielversprechende Geschwindigkeit und einfache Schnittstelle für das Taschenrechnergeschäft zu erhalten. Tom Haswell von HP löste schließlich viele Probleme, indem er reinere Rohstoffe (insbesondere Aluminium für Verbindungen) verwendete und eine Vorspannung hinzufügte, um die Gate-Schwelle groß genug zu machen . Diese Back-Gate-Vorspannung blieb bis zur Entwicklung der Ionenimplantation eine De-facto- Standardlösung für (hauptsächlich) Natriumverunreinigungen in den Gates (siehe unten). Bereits 1970 stellte HP gut genug nMOS-ICs her und hatte sie so charakterisiert, dass Dave Maitland in der Dezember-Ausgabe 1970 des Electronics-Magazins einen Artikel über nMOS schreiben konnte. NMOS blieb jedoch bis 1973 in der übrigen Halbleiterindustrie ungewöhnlich.

Der produktionsreife nMOS-Prozess ermöglichte es HP, das branchenweit erste 4-kbit-IC- ROM zu entwickeln . Motorola diente schließlich als zweite Quelle für diese Produkte und war dank Hewlett-Packard einer der ersten kommerziellen Halbleiterhersteller, der den nMOS-Prozess beherrschte. Eine Weile später das Startup - Unternehmen Intel kündigte eine 1-kbit pMOS DRAM, genannt 1102 , entwickelt als ein kundenspezifisches Produkt für Honeywell (Versuch Magnet zu ersetzen Kernspeicher in ihren Großrechner ). Die Rechneringenieure von HP, die ein ähnliches, aber robusteres Produkt für die Rechner der Serie 9800 wollten , brachten Erfahrungen in der IC-Herstellung aus ihrem 4-kbit-ROM-Projekt ein, um die Zuverlässigkeit, Betriebsspannung und den Temperaturbereich von Intel DRAM zu verbessern. Diese Bemühungen trugen zum stark verbesserten 1-kbit-pMOS-DRAM von Intel 1103 bei , dem weltweit ersten kommerziell erhältlichen DRAM- IC. Es wurde im Oktober 1970 offiziell eingeführt und wurde Intels erstes wirklich erfolgreiches Produkt.

Depletion-Mode-Transistoren

Die frühe MOS-Logik hatte einen Transistortyp, der ein Verbesserungsmodus ist, so dass er als Logikschalter fungieren kann. Da geeignete Widerstände schwer herzustellen waren, verwendeten die Logikgatter gesättigte Lasten; Das heißt, damit der eine Transistortyp als Lastwiderstand fungiert, musste der Transistor immer eingeschaltet werden, indem sein Gate an die Stromversorgung gebunden wurde (die negativere Schiene für die PMOS-Logik oder die positivere Schiene für die NMOS-Logik ). . Da der Strom in einem auf diese Weise angeschlossenen Gerät dem Quadrat der Spannung über der Last entspricht, bietet es beim Herunterziehen eine schlechte Pullup-Geschwindigkeit im Verhältnis zu seinem Stromverbrauch. Ein Widerstand (wobei der Strom einfach proportional zur Spannung ist) wäre besser und eine Stromquelle (mit festem Strom, unabhängig von der Spannung) noch besser. Ein Depletion-Mode- Gerät mit einem Gate, das an die gegenüberliegende Versorgungsschiene gebunden ist, ist eine viel bessere Last als ein Enhancement-Mode-Gerät, das irgendwo zwischen einem Widerstand und einer Stromquelle wirkt.

Die ersten nMOS-Schaltungen mit Verarmungslast wurden vom DRAM- Hersteller Mostek entwickelt und hergestellt , der 197576 Verarmungstransistoren für das Design des ursprünglichen Zilog Z80 zur Verfügung stellte. Mostek verfügte über die Ionenimplantationsausrüstung , die erforderlich war, um mit Diffusionsmethoden ein genaueres Dotierungsprofil als möglich zu erstellen , damit die Schwellenspannung der Lasttransistoren zuverlässig eingestellt werden konnte. Bei Intel wurde die Erschöpfungslast 1974 von Federico Faggin, einem ehemaligen Fairchild-Ingenieur und späteren Gründer von Zilog, eingeführt . Die Depletion-Load wurde erstmals für eine Neugestaltung eines der wichtigsten Produkte von Intel verwendet, eines 1Kbit-nMOS- SRAM mit +5 V und 2102 (unter Verwendung von mehr als 6000 Transistoren). Das Ergebnis dieser Neugestaltung war der deutlich schnellere 2102A , bei dem die leistungsstärksten Versionen des Chips Zugriffszeiten von weniger als 100 ns hatten, wodurch MOS-Speicher zum ersten Mal nahe an die Geschwindigkeit von bipolaren RAMs gebracht wurden.

DeM-Prozesse mit Depletion-Load wurden auch von mehreren anderen Herstellern verwendet, um viele Inkarnationen beliebter 8-Bit-, 16-Bit- und 32-Bit-CPUs herzustellen. Ähnlich wie bei frühen pMOS- und nMOS-CPU-Designs, bei denen MOSFETs im Anreicherungsmodus als Lasten verwendet werden, wurden bei nMOS-Designs mit Verarmungslast typischerweise verschiedene Arten dynamischer Logik (und nicht nur statische Gatter) oder Durchgangstransistoren verwendet, die als dynamisch getaktete Latches verwendet werden . Diese Techniken können die Flächenökonomie erheblich verbessern, obwohl die Auswirkung auf die Geschwindigkeit komplex ist. Zu den Prozessoren, die mit einer nMOS-Schaltung mit Verarmungslast gebaut wurden, gehören der 6800 (in späteren Versionen), der 6502 , der Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 und viele andere (unabhängig davon , ob die folgenden HMOS-Prozessoren als Sonderfälle enthalten sind oder nicht) ).

Eine große Anzahl von Unterstützungs- und Peripherie-ICs wurde auch unter Verwendung von (häufig statischen) auf Verarmungslast basierenden Schaltungen implementiert. Es gab jedoch nie standardisierte Logikfamilien in nMOS, wie die bipolare 7400-Serie und die CMOS 4000-Serie , obwohl Konstruktionen mit mehreren Herstellern von Zweitquellen häufig einen De-facto-Standardkomponentenstatus erreichten. Ein Beispiel hierfür ist das nMOS 8255 PIO- Design, das ursprünglich als 8085-Peripherie-Chip gedacht war und seit mehreren Jahrzehnten in eingebetteten Z80- und x86- Systemen und vielen anderen Kontexten verwendet wird. Moderne Low-Power-Versionen sind ähnlich wie die 7400-Serie als CMOS- oder BiCMOS-Implementierungen erhältlich.

Intel HMOS

Intels eigener NMOS-Prozess mit Verarmungslast war als HMOS für Kurzkanal- MOS mit hoher Dichte bekannt . Die erste Version wurde Ende 1976 eingeführt und erstmals für ihre statischen RAM- Produkte verwendet. Sie wurde bald für schnellere und / oder weniger leistungshungrige Versionen der 8085, 8086 und anderer Chips verwendet.

HMOS wurde weiter verbessert und durchlief vier verschiedene Generationen. Laut Intel lieferte HMOS II (1979) die doppelte Dichte und das vierfache Geschwindigkeits- / Leistungsprodukt gegenüber anderen typischen zeitgenössischen nMOS-Prozessen mit Verarmungslast. Diese Version wurde von Drittanbietern umfassend lizenziert, darunter (unter anderem) Motorola , die sie für ihr Motorola 68000 verwendete , und Commodore Semiconductor Group , die sie für ihren MOS Technology 8502 -Schrumpf- MOS 6502 verwendeten .

Das ursprüngliche HMOS-Verfahren, später als HMOS I bezeichnet, hatte eine Kanallänge von 3 Mikrometern, die für das HMOS II auf 2 und für das HMOS III auf 1,5 reduziert wurde. Als HMOS III 1982 eingeführt wurde, hatte Intel mit der Umstellung auf den CHMOS- Prozess begonnen, einen CMOS- Prozess, bei dem Designelemente der HMOS-Linien verwendet wurden. Eine endgültige Version des Systems wurde veröffentlicht, HMOS-IV. Ein wesentlicher Vorteil der HMOS-Linie bestand darin, dass jede Generation bewusst so konzipiert wurde, dass vorhandene Layouts ohne größere Änderungen verkleinert werden können. Es wurden verschiedene Techniken eingeführt, um sicherzustellen, dass die Systeme bei einer Änderung des Layouts funktionieren.

HMOS, HMOS II, HMOS III und HMOS IV wurden zusammen für viele verschiedene Arten von Prozessoren verwendet; die 8085 , 8048 , 8051 , 8086 , 80186 , 80286 , und viele andere, aber auch für mehrere Generationen von der gleichen grundlegenden Design, siehe Datenblätter .

Weitere Entwicklung

Mitte der 1980er Jahre begannen schnellere CMOS-Varianten, die ähnliche HMOS-Prozesstechnologien wie Intels CHMOS I, II, III, IV usw. verwendeten, das n-Kanal-HMOS für Anwendungen wie Intel 80386 und bestimmte Mikrocontroller zu ersetzen . Einige Jahre später, Ende der 1980er Jahre, wurde BiCMOS für Hochleistungs-Mikroprozessoren sowie für analoge Hochgeschwindigkeitsschaltungen eingeführt . Heutzutage werden die meisten digitalen Schaltungen, einschließlich der allgegenwärtigen 7400-Serie , unter Verwendung verschiedener CMOS-Prozesse mit einer Reihe unterschiedlicher Topologien hergestellt. Dies bedeutet, dass Hochgeschwindigkeits-CMOS-Konstruktionen häufig andere Elemente als nur die komplementären statischen Gatter und die Übertragungsgatter typischer langsamer CMOS-Schaltungen mit geringer Leistung (der einzige CMOS-Typ ) verwenden, um die Geschwindigkeit zu verbessern und die Chipfläche (Transistoren und Verkabelung) zu sparen in den 1960er und 1970er Jahren). Diese Verfahren verwenden erhebliche Mengen dynamischer Schaltungen, um die größeren Bausteine auf dem Chip wie Latches, Decoder, Multiplexer usw. zu konstruieren, und haben sich aus den verschiedenen dynamischen Methoden entwickelt, die in den 1970er Jahren für pMOS- und nMOS-Schaltungen entwickelt wurden.

Im Vergleich zu CMOS

Im Vergleich zu statischen CMOS sind alle Varianten von nMOS (und pMOS) im stationären Zustand relativ leistungshungrig. Dies liegt daran, dass sie auf Lasttransistoren beruhen, die als Widerstände arbeiten , wobei der Ruhestrom die maximal mögliche Last am Ausgang sowie die Geschwindigkeit des Gates bestimmt (dh bei konstanten anderen Faktoren). Dies steht im Gegensatz zu den Leistungsverbrauchseigenschaften statischer CMOS-Schaltungen, die nur auf die transiente Leistungsaufnahme zurückzuführen sind, wenn der Ausgangszustand geändert wird und die p- und n-Transistoren dadurch kurzzeitig gleichzeitig leiten. Dies ist jedoch eine vereinfachte Ansicht, und ein vollständigeres Bild muss auch die Tatsache enthalten, dass selbst rein statische CMOS-Schaltungen in modernen winzigen Geometrien erhebliche Leckagen aufweisen, sowie die Tatsache, dass moderne CMOS-Chips häufig dynamische und / oder Domino-Logik enthalten mit einer bestimmten Menge an Pseudo-nMOS- Schaltungen.

Entwicklung von vorhergehenden NMOS-Typen

Depletion-Load-Prozesse unterscheiden sich von ihren Vorgängern darin, wie die Vdd- Spannungsquelle, die 1 darstellt , mit jedem Gate verbunden ist. In beiden Technologien enthält jedes Gate einen NMOS-Transistor, der permanent eingeschaltet und mit Vdd verbunden ist. Wenn sich die an 0 angeschlossenen Transistoren ausschalten, bestimmt dieser Pull-up- Transistor, dass der Ausgang standardmäßig 1 ist. In Standard-NMOS ist der Pull-up die gleiche Art von Transistor, wie er für Logikschalter verwendet wird. Wenn sich die Ausgangsspannung einem Wert von weniger als Vdd nähert , schaltet sie sich allmählich aus. Dies verlangsamt den Übergang von 0 zu 1 , was zu einer langsameren Schaltung führt. Depletion-Load-Prozesse ersetzen diesen Transistor durch ein Depletion-Mode-NMOS mit konstanter Gate-Vorspannung, wobei das Gate direkt an die Source gebunden ist. Dieser alternative Transistortyp wirkt als Stromquelle, bis sich der Ausgang 1 nähert , und wirkt dann als Widerstand. Das Ergebnis ist ein schnellerer Übergang von 0 zu 1 .

Statischer Stromverbrauch

Depletion-Load-Schaltkreise verbrauchen bei gleicher Geschwindigkeit weniger Strom als Enhancement-Load-Schaltkreise. In beiden Fällen ist die Verbindung zu 1 immer aktiv, auch wenn die Verbindung zu 0 ebenfalls aktiv ist. Dies führt zu einem hohen statischen Stromverbrauch. Die Abfallmenge hängt von der Stärke oder der physischen Größe des Pull-Ups ab. Sowohl Pull-up-Transistoren im gesättigten Lastmodus als auch im Depletion-Modus (Enhancement-Modus) verbrauchen die größte Leistung, wenn der Ausgang bei 0 stabil ist , so dass dieser Verlust beträchtlich ist. Da die Stärke eines Verarmungstransistors bei Annäherung an 1 weniger abnimmt , können sie trotz langsamerem Start schneller 1 erreichen , dh zu Beginn des Übergangs und im stationären Zustand weniger Strom leiten.

Anmerkungen und Referenzen

Opiniones de nuestros usuarios

Beate Friedrich

Toller Artikel über Depletion-Load-NMOS-Logik.

Cornelia Reinhardt

Ich fand die Informationen, die ich über Depletion-Load-NMOS-Logik gefunden habe, sehr nützlich und unterhaltsam. Wenn ich ein "aber" anbringen müsste, wäre es, dass er nicht umfassend genug formuliert ist, aber ansonsten ist er großartig., Der Artikel über Depletion-Load-NMOS-Logik ist sehr nützlich und unterhaltsam., Der Artikel über Depletion-Load-NMOS-Logik ist sehr nützlich

Irmgard Beck

Ich fand die Informationen, dieDer Artikel über Depletion-Load-NMOS-Logik ist umfassend und gut erklärt. Ich würde kein Komma wegnehmen oder hinzufügen., Der Artikel über Depletion-Load-NMOS-Logik ist vollständig und gut erklärt

Christian Blum

Toller Artikel über Depletion-Load-NMOS-Logik.